最近，鎧俠首席技術(shù)官 (CTO) Hidefumi Miyajima 表示，計(jì)劃將在 2031 年批量生產(chǎn)超過(guò) 1,000 層的 3D NAND 存儲(chǔ)器。不少人感嘆，NAND 終究是卷到了 1000 層。
其實(shí)，在去年的 IEEE 論壇上，三星也提出了類似的觀點(diǎn)，預(yù)測(cè)到 2030 年將出現(xiàn) 1000 層 NAND。
1000 層 NAND，是「勇者」的游戲。
自推出 3D NAND 閃存以來(lái)，NAND 閃存行業(yè)在密度和技術(shù)方面取得了重大進(jìn)步。盡管制程困難，但由于其優(yōu)越的單元特性和比特成本可擴(kuò)展性，僅用了幾年時(shí)間，NAND 閃存的主流就從 2D NAND 轉(zhuǎn)向 3D NAND。
回顧 2D NAND，它采用平面架構(gòu)，浮動(dòng)?xùn)艠O (FG) 和外圍電路彼此相鄰。2007 年，隨著 2D NAND 的尺寸達(dá)到極限，東芝提出了 3D NAND 結(jié)構(gòu)。
之后，存儲(chǔ)廠商通過(guò)在 3D NAND 中使用越來(lái)越多的層數(shù)來(lái)構(gòu)建更高容量的芯片，從而降低每 GB 的生產(chǎn)成本。
去年 3 月，SK 海力士在會(huì)議上發(fā)表了 300 層以上 NAND 論文；鎧俠推出了第 8 代 BiCS 3D NAND 閃存，為 218 層。5 月，美光推出了 232 層 QLC SSD。8 月，SK 海力士公布了 321 層堆疊 4D NAND Flash 閃存樣品。12 月，美光推出了 232 層工作站 SSD。
3D NAND 的層數(shù)之戰(zhàn)仍在繼續(xù)。
從理論上講，堆疊 1000 層以上的 NAND 是可行的，但需要解決堆棧過(guò)程中的蝕刻問(wèn)題，即必須蝕刻具有非常高縱橫比的非常深的孔。盡管蝕刻技術(shù)在不斷進(jìn)步，但一次性蝕刻更深的孔具有很大的挑戰(zhàn)，也無(wú)法提高蝕刻速度。而以沉積和蝕刻為主的工藝流程也堆棧如此多層數(shù)的話，將無(wú)法降低成本。
除了蝕刻之外，還需要用非常薄的介電層上下均勻地填充這個(gè)孔，而沉積幾納米的層并不容易，仍然具有挑戰(zhàn)性。
對(duì)于如何加高 NAND 層數(shù)，不同存儲(chǔ)企業(yè)有不同的方式。
在 3D NAND 中，最終的目標(biāo)是在基板上堆疊更多層，從而實(shí)現(xiàn)更高的密度。目前主要有兩種堆疊方式——單層或者雙層。
傳統(tǒng)上，采用的是單層方法。例如，三星的 92 層 3D NAND 器件將所有 92 層堆疊在同一芯片上，其 128 層也同樣是在同一芯片上堆疊了 128 層。
這種將所有層數(shù)堆疊在一個(gè)芯片上的方式，可以讓存儲(chǔ)廠商降低成本和開發(fā)時(shí)間。但是到 128 層的時(shí)候，就是單層的極限。這里的一個(gè)大問(wèn)題就是刻蝕，目前一次性刻蝕達(dá)到 128 層就比較困難了。
然后，存儲(chǔ)廠商將主意打在了雙層上。就是比如一個(gè) 96 層的 NAND，是將兩個(gè) 48 層結(jié)構(gòu)堆疊在一起。美光的 176 層器件，就是采用這種方式，將兩個(gè) 88 層結(jié)構(gòu)堆疊在一起。雙層的好處就在于，更少的層數(shù)更容易進(jìn)行刻蝕。
不過(guò)，在達(dá)到 300 層時(shí)，雙層似乎也不管用了，業(yè)內(nèi)認(rèn)為在制造 300 層芯片時(shí)，最常用的應(yīng)該還是三層堆疊。也有機(jī)構(gòu)表示，三星明年下半年推出的第十代 430 層 NAND，將會(huì)采用三層堆疊的方式。
三星：V-NAND 架構(gòu)
三星于 2013 年率先向市場(chǎng)推出「V-NAND」（V 代表 Vertical，垂直的意思）。
V-NAND 技術(shù)采用不同于傳統(tǒng) NAND 閃存的排列方式，通過(guò)改進(jìn)型的 Charge Trap Flash 技術(shù)，在一個(gè) 3D 的空間內(nèi)垂直互連各個(gè)層面的存儲(chǔ)單元，使得在同樣的平面內(nèi)獲得更多的存儲(chǔ)空間。
一張顯示浮柵、電荷擷取閃存 (CTF) 以及 3D 垂直 NAND (V-NAND) 技術(shù)進(jìn)展的展示圖
此外，三星 V-NAND 閃存還放棄浮柵極 MOSFET，使用電荷攫取閃存（charge trap flash，簡(jiǎn)稱 CTF）設(shè)計(jì)。每個(gè) cell 單元看起來(lái)更小了，但里面的電荷是儲(chǔ)存在一個(gè)絕緣層而非之前的導(dǎo)體上，理論是沒(méi)有消耗的。這種更小的電荷有很多優(yōu)點(diǎn)，比如更高的可靠性、更小的體積。
雖然三星推出的第一款 3D NAND 堆疊層數(shù)僅為 24 層，但在當(dāng)時(shí)卻打破了平面技術(shù)的瓶頸，并使 3D NAND Flash 從技術(shù)概念推向了商業(yè)市場(chǎng)。
之后的 10 年間，三星推出了數(shù)代產(chǎn)品，以維護(hù)自己在 NAND 閃存市場(chǎng)的地位。如 2020 年推出的 176 層的第七代「V-NAND」。
到目前，三星正在開發(fā)的是 300 層的第九代 V-NAND，還是使用的雙層堆疊技術(shù)，預(yù)計(jì)今年就將投入生產(chǎn)。
鎧俠：BiCS 架構(gòu)
沖頭和塞子的基本流程
BiCS 架構(gòu)是鎧俠在 2007 年提出的概念。在 BiCS FLASH 中，充當(dāng)控制柵極的板狀電極（上圖中的綠色板）和絕緣體交替堆疊，然后立即垂直開出（打孔）大量孔到表面。接下來(lái)，用電荷存儲(chǔ)膜（粉紅色所示的部分）和柱狀電極（灰色所示的柱結(jié)構(gòu)）填充（塞?。┌鍫铍姌O中開設(shè)的孔的內(nèi)部。在此條件下，板狀電極與柱狀電極的交點(diǎn)即為一個(gè)存儲(chǔ)單元。
BiCS FLASH 存儲(chǔ)單元
可以看一下 BiCS FLASH 存儲(chǔ)單元的放大視圖。在 BiCS FLASH 存儲(chǔ)單元中，電子在穿過(guò)柱中心的電極（灰色所示的結(jié)構(gòu)）和電荷存儲(chǔ)薄膜（粉色）之間交換。
這樣，不是一次一層地堆疊存儲(chǔ)單元，而是首先堆疊板狀電極，然后在板狀電極上開孔并連接電極，從而為所有層形成存儲(chǔ)單元一次性完成所有操作，以降低制造成本。
自 2007 年在學(xué)術(shù)會(huì)議上提出 BiCS FLASH「批量處理技術(shù)」概念以來(lái)，BiCS FLASH 產(chǎn)品已于 2015 年實(shí)現(xiàn) 48 層、2018 年 96 層、2020 年 112 層、2020 年 162 層的商用化。
目前，鎧俠最好的 3D NAND 器件是第八代 BiCS 3D NAND 存儲(chǔ)器。新閃存包含四個(gè)平面（plane），應(yīng)用了先進(jìn)的晶圓鍵合、橫向收縮技術(shù)，并在橫向收縮、縱向收縮方面取得平衡，存儲(chǔ)密度比上代提升超過(guò) 50％，達(dá)到了 1Tb(128GB)。
值得一提的是，西數(shù)、鎧俠開發(fā)了新的 CBA 技術(shù)，也就是將 CMOS 直接鍵合在陣列之上（CMOS directly Bonded to Array），每個(gè) CMOS 晶圓、單元陣列晶圓都使用最適合的技術(shù)工藝獨(dú)立制造，再鍵合到一起，從而大大提升存儲(chǔ)密度、I/O 速度。
SK 海力士：4D NAND
SK 海力士將自己的堆疊方式稱為 4D NAND。在 2018 年，SK 海力士就推出了 96 層的 4D NAND。
2D NAND 到 4D NAND 的發(fā)展概念圖 來(lái)源：SK 海力士
傳統(tǒng)的 3D NAND 架構(gòu)由堆疊的 NAND 陣列和外圍電路組成。外圍電路控制陣列并管理存儲(chǔ)器讀取和寫入。在大多數(shù)設(shè)計(jì)中，外圍電路放置在 3D NAND 陣列旁邊。這種布局占用了裸片區(qū)域，并最終限制了可用于內(nèi)存本身的區(qū)域數(shù)量。
SK 海力士將過(guò)去放置在存儲(chǔ)單元旁側(cè)的外圍電路轉(zhuǎn)移至存儲(chǔ)單元下方，減少了芯片占用空間。并將其稱之為 4D NAND。據(jù) SK 海力士的說(shuō)法，其之后推出的 128 層 1Tb TLC 4D NAND，生產(chǎn)效率和成本效益分別提高了 40% 和 60%。
外圍電路是 4D NAND 的底層
更具體的，我們還可以看 SK 海力士最新的 321 層 NAND。每個(gè)硅芯片可提供 1Tbit 的存儲(chǔ)容量，同時(shí)利用 3 位/單元 (TLC) 多級(jí)存儲(chǔ)方法，與前代產(chǎn)品相比，該增強(qiáng)版本的存儲(chǔ)密度提高了 41%，讀取延遲降低了 13%，寫入吞吐量提高了 12%，讀取功耗降低了 10%。
在堆疊方式上，也于慣例有所不同，并不是采用雙層堆疊 150 層，而是選擇了三層堆疊，每個(gè)堆棧包含 107 層。
在 300 層以上 NAND 方面，SK 海力士的 NAND 開發(fā)主管 Jungdal Choi 在一場(chǎng)演講中放言：「憑借解決堆疊限制的另一項(xiàng)突破，SK 海力士將開啟 300 層以上 NAND 時(shí)代并引領(lǐng)市場(chǎng)?！?
其實(shí) 4D NAND 背后的概念，在其他地方使用過(guò)。比如，英特爾和美光等公司之前在其 3D NAND 中采用了相同的架構(gòu)，但將其稱為「CMOS under Array」（CuA）技術(shù)。
NAND 市場(chǎng)依舊焦灼。從市場(chǎng)份額來(lái)看，2023 年第四季度，三星仍牢牢占據(jù)著 NAND 閃存市場(chǎng)的頭把交椅。
三星四季度 NAND Flash 銷售收入 43.36 億美元，環(huán)比增長(zhǎng) 46.5%，市場(chǎng)份額 35.4%；SK 海力士（包括 Solidigm）四季度 NAND Flash 銷售收入為 24.49 億美元，環(huán)比增長(zhǎng) 32.7%，市場(chǎng)份額為 20.4%；鎧俠四季度 NAND Flash 銷售收入為 17.81 億美元，環(huán)比增長(zhǎng) 5.6%，市場(chǎng)份額為 14.6%；西部數(shù)據(jù)四季度 NAND Flash 銷售收入為 16.65 億美元，環(huán)比增長(zhǎng) 7.0%，市場(chǎng)份額為 13.6%。
此外，NAND 閃存產(chǎn)業(yè)鏈動(dòng)態(tài)頻出，部分廠商表示有提價(jià)或提高產(chǎn)能利用率的意愿。NAND 的市場(chǎng)價(jià)格也在快速上漲。
今年 2 月，NAND 閃存通用產(chǎn)品的 2 月份平均固定交易價(jià)格為 4.9 美元。盡管第二季 NAND Flash 采購(gòu)量較第一季小幅下滑，但整體市場(chǎng)氛圍持續(xù)受供應(yīng)商庫(kù)存降低，以及減產(chǎn)效應(yīng)影響，預(yù)估第二季 NAND Flash 合約價(jià)將強(qiáng)勢(shì)上漲約 13%~18%。
從市場(chǎng)動(dòng)態(tài)和需求變化來(lái)看，NAND Flash 正在經(jīng)歷新一輪的變革。
結(jié)語(yǔ)
NAND 閃存結(jié)構(gòu)從最初的 2D 到如今的 3D、4D，層數(shù)不斷提高，24 層、36 層、48 層、96 層、128 層、176 層、200+層，到最近三星規(guī)劃的 1000 層，半導(dǎo)體從業(yè)者對(duì)技術(shù)的追求沒(méi)有止境。
曾經(jīng)在 2016 年，專家指出，由于技術(shù)問(wèn)題，3D NAND 可能會(huì)在 300 層或接近 300 層時(shí)失去動(dòng)力。但到了今天，這似乎并不是問(wèn)題。
Objective Analysis 首席分析師吉姆·漢迪 (Jim Handy) 表示：「實(shí)際上是沒(méi)有物理限制的。在半導(dǎo)體領(lǐng)域，總是有人說(shuō)我們做不到。之前，有人說(shuō)我們無(wú)法進(jìn)行 20 納米以下的光刻?，F(xiàn)在，他們正在研究 1 納米。三星談到了 1000 層。20 年后，我們可能會(huì)嘲笑我們?cè)?jīng)認(rèn)為這已經(jīng)很多了?！?
*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個(gè)人觀點(diǎn)，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認(rèn)同，如有異議，請(qǐng)聯(lián)系15950995158。
Copyright ? 2022 東莞市杰拓通訊技術(shù)有限公司